搜索资源列表
mpeg2_idct_hw
- 2-D的DCT/IDCT在軟硬體上的verilog code-dct/idct source code for soc
d
- IP核应用，详细的介绍了关于FPGA中IP核的应用-IP core application, a detailed presentation on the application of FPGA in the IP core ,,,,,,
83390078DDS
- DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器（LPF）。频率累加器对输入信号进行累加运算，产生频率控制数据X（frequency data或相位步进量）。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。-DDS works
Digital.Logic.And.Microprocessor.Design.With.VHDL
- sgtznhnzdmzx d thnxgxh
jj
- 本题设计一个数字存储示波器，以Xilinx公司20万门FPGA芯片为核心，辅以必要的外围电路（包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块），利用VHDL语言编程，实现了任意波形的单次触发、连续触发和存储回放功能，并按要求进行了垂直灵敏度和扫描速度的挡位设置。信号采集时，将外部输入信号经信号调理模块调节到A/D电路输入范围，经A/D转换后送入FPGA内部的双口RAM进行高速缓存，并将结果通过D/A转换送给通用示波器进行显示，完成了对中、低频信号的实时采样和高频信号的等效采
FPGA
- 关于FPGA的A/D（ADS7844）转换器电路设计-On the FPGA of the A/D converter circuit design
DDS
- 这个是我自己用VHDL语言写的两相数字信号发生器程序 D/A用的是DAC904-This is for my own use VHDL, written procedures for two-phase digital signal generator D/A using a DAC904
dds
- 块DDS芯片中主要包括频率控制寄存器、高速相位累加器和正弦计算器三个部分（如Q2220）。频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。 -In the programming step, the electronic
dff1
- vhdl maxplus d触发器最基本的定义 自己看看有没有用-vhdl maxplus d trigger the most basic definition of their own to see if there is no use
vhdl
- 由两个与门和一个或非门构成的电路，其中A、B、C、D是输入，F是输出。-Two AND gates and a NOR gate circuit constituted, in which A, B, C, D is the input, F is the output.
flash
- CODE ET PROJET D UN FLASH
Realization_of_FPGA_for_LDPC_encoding
- 低密度奇偶校验码(简称LDPC码)是目前距离香农限最近的一种线性纠错码，它的直接编码运算量较大，通常具有码长的二次方复杂度．为此，利用有效的校验矩阵，来降低编码的复杂度，同时研究利用大规模集成电路实现LDPC码的编码．在ISE 8．2软件平台上采用基于FPGA的Verilog HDL语言实现了有效的编码过程，为LDPC码的硬件实现和实际应用提供了依据-Abstract：Low．density parity·check code(LDPC code)is a kind of linear eror
vhdl
- vhdl program for d -flipflop with asynchronous reset
SCA126T-100130
- SCA126T 是瑞芬科技针对工业现场控制领域推出串口输出型双轴倾角传感器，内置高精 度16bit A/D 差分转换器，通过5 阶滤波滤波算法，最终输出双方向的倾角值。 接口可选RS485；RS232 或TTL 电平。由于内置了ADI 公司的高精度数字温感器，所以 输出角度在工作温度范围内都得到了再次修正，保证产品在低温与高置环境下的高重复性。 高的输出速度能达到20 次/秒。产品属于真正工业级产品，性能可靠稳定，扩展性好， 多种输出可供选择。适合应用于各种恶劣工业控制环境-
D
- 利用时钟信号实现同步D触发器的功能的vhdl代码-Using D flip-flop clock signal to synchronize the function of vhdl code
DSSS
- this file gives an overall concept for d-this file gives an overall concept for dsss
DCT2
- 2 维 DCT的VHDL实现以及 测试代码 ， -2-D DCT of the VHDL implementation and test code
D_flip
- source vhdl code of D flipflop logic
AD9220
- 用VHDL语言编写的AD9220程序，A/D采集转换的源程序-AD9220 with a program written in VHDL, A/D conversion of the source collection
Notification-for-Admission-to-Ph.D.-a-ME-(PT-FT)-
- vhdl veri language for high density